主な仕様

一部の機能は、 ハードウェアオプションおよびIO接続関係に依存しており、🔧で示されています。 製品出荷前にこれらのオプションを指定してください。これらの接続はソフトウェアで変更できません。
項目 仕様

メインデバイス

Xilinx Artix-7 (XC7A200T-1FBG676I)

  • Logic Cell: 215,360

  • CLBスライス数 (4 LUT, 8 F/F): 33,650

  • CLB最大分散RAM: 2,888 Kb

  • DSP48E1スライス: 740

  • Block RAM: 36 Kb x 365 (18 Kb x 730)

  • CMT: 10

  • XADC: 1 (FPGAダイ温度計測用)

  • I/O Bank: 10

メインCPU

ARM Cortex-M3 DesignStart FPGA Xilinx Edition r0p1

  • CPU Revision: r2p1

  • ARMv7-M architecture profile

  • Maximum operation frequency: up to 48 MHz (T.B.D.)

Safety Processor (TRCH)

PIC16LF877 8-bit RISC CPU

  • Operation frequency: 4 MHz

FPGA原発振クロック

24 MHz

On-Chip SRAM

FPGA Block RAM 32 kByte

On-Board SRAM

4 MByte asynchronous static RAM (CY7C1061GE)

  • ECC memory protection

  • Memory scrubbing

Configuration Flash Memory

32 MByte / redundancy (NOR Flash: S25FL256L)

Data Store Flash Memory

32 MByte / redundancy (NOR Flash: S25FL256L)

FeRAM

512 kByte x 2 (CY15B104QSN)

Control Area Network (CAN)

ISO 11898-1, CAN 2.0A, CAN 2.0B 準拠

  • 最大 1 Mb/s

Space Communication Bus (SCBus)

Space Cubics提案のUSBベース通信インターフェース準拠 (T.B.D.)

  • 12 Mb/s 対応 (USB Full-Speed)

I2C Interface

FPGAおよびTRCHからアクセス可能 x 1

Serial Interface

🔧 TRCH UART interface x 1, ハードウェアオプションでTRCH選択時に有効

FPGA User IO

User IO Group 1 x 16 pin (IO電圧可変)

User IO Group 2 x 16 pin (IO電圧可変)

User IO Group 4 x 6 pin (UIO4_00 ～ UIO4_05), Cortex-M3 JTAG兼用 (3.3V固定)

🔧 User IO Group 4 x 最大 6 pin (UIO4_06 ～ UIO4_11) (3.3V固定), ハードウェアオプションでFPGA選択時に有効

TRCH User IO

🔧 User IO Group 3 x 最大 4 pin (3.3V固定), ハードウェアオプションでTRCH選択時に有効

電源電圧

DC 5.0 V ±10%

消費電力

2.0 W (Max)

使用温度範囲

-40 to 80 °C

外形サイズ

70 mm x 70 mm